



河南大學
HENAN UNIVERSITY

计算机组成原理

主讲人：胡 萍

明德，新民

止于至善



本章内容

★ 4.1 概述

★ 4.2 主存储器

★ 4.3 高速缓冲存储器

4.4 辅助存储器





4.1 概述

□ 4.1.1 存储器分类

□ 4.1.2 存储器的层次结构



4.1.1 存储器分类

1. 按存储介质分类

- 半导体存储器 体积小、功耗低、速度快 易失
 - 磁表面存储器 磁头、载磁体
 - 磁芯存储器 硬磁材料、环状元件
 - 光盘存储器 激光、磁光材料
- } 非易失



4.1.1 存储器分类

2. 按存取方式分类

(1) 存取时间与物理地址无关（随机访问）

- 随机存储器（RAM）在程序的执行过程中**可读可写**

主要用于：主存，高速缓冲存储器

- 只读存储器（ROM）在程序的执行过程中**只读**

主要用于：BIOS芯片，U盘

特点：容量小，访存速度快。



2. 按存取方式分类

(2) 存取时间与物理地址有关（串行访问）

■ 顺序存取存储器(Sequential Access Memory, SAM)

- 特点：存储容量大，位价格低廉，存取速度慢。
- 主要用于：辅助存储器 如：磁带

■ 直接存取存储器(Direct Access Memory, DAM)

- 特点：存储容量较大，价位和存取速度在二者之间。
- 主要用于：辅助存储器 如：硬盘



1. 磁盘和磁带这两种磁介质存储器，存取时间与存储单元的物理位置有关，按存储方式分()。 **C**

A

二者都是顺序存取

B

二者都是直接存取

C**磁盘是直接存取，磁带是顺序存取**

D

磁带是直接存取，磁盘是顺序存取

提交



2.【2011 存储器分类】下列各类存储器中，不采用随机存取方式的是()。

B

A

EPROM

B

CD-ROM

C

DRAM

D


SRAM

提交





3. 按在计算机中的作用分类





4.1 概述


□ 4.1.1 存储器分类

□ 4.1.2 存储器的层次结构




4.1.2 存储器的层次结构

1. 存储器三个主要特性的关系





2. 缓存-主存层次 和 主存-辅存层次 数据一致性



虚拟存储器是一种由硬件与系统软件协同实现的存储管理机制，利用主存和辅存（如磁盘）共同构建一个逻辑上连续且容量巨大的地址空间。该机制对程序员是透明的，即程序员可按虚拟地址空间编写程序，无需关注实际物理内存容量或数据在物理内存中的物理位置。

3. 计算机的存储器采用分级方式是为了(**B**)。

A

方便编程

B

解决容量、速度、价格三者之间的矛盾

C

方便保存大量数据

D

操作方便

提交





4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器

□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施




4.2.1 概述

1. 主存的基本组成
2. 主存和 **CPU** 的联系
3. 主存中存储单元地址的分配
4. 主存的技术指标



1. 主存的基本组成






4.2.1 概述

1. 主存的基本组成
2. 主存和 CPU 的联系
3. 主存中存储单元地址的分配
4. 主存的技术指标



2. 主存和 CPU 的联系


CPU读内存原理





2. 主存和 CPU 的联系

CPU写内存原理





4.2.1 概述

1. 主存的基本组成
2. 主存和 **CPU** 的联系
3. 主存中存储单元地址的分配
4. 主存的技术指标



3. 主存中存储单元地址的分配 ★

存储器的编址方案 即地址码能够指定的最小存储单位

- 字编址计算机： 计算机可寻址的最小单位是一个存储字。

注意：按字寻址时访问的单位为字。


- 字节编址的计算机： 计算机可寻址的最小单位是一个字节。

注意：按字节寻址时访问的单位为一个字节。

目前大多数计算机的主存按字节编址，可根据给定的**字节地址**访问存储器中的**任何一个字节**，也可根据给定的**字地址**访问一个**存储字**。



3. 主存中存储单元地址的分配



按字编址
字地址连续



按字节编址
字地址不连续



3. 主存中存储单元地址的分配

字节地址

32位

字地址	31			0
0	0	1	2	3
4	4	5	6	7
8	8	9	10	11
12	12	13	14	15
16	16	17	18	19
	⋮			

按字节编址

设左图主存，地址线 **24** 根：

按 **字节** 寻址：

寻址范围： $2^{24} = 16 \text{ M}$

按 **字** 寻址：

寻址范围： 4 M



4. 某机字长16位，存储容量为64KB，若按字节寻址，它的寻址范围是()。

A

A 0-(64K-1)

B 0-(32K-1)

C 0- 64K

D 0- 32K

提交



5. 某机字长32位，存储容量为4MB，若按字寻址，它的寻址范围是()。 **A**

A 1M

B 512K

C 4M

D 256K

提交





● 补充：数据在主存中存放


补1. 大端和小端方式

补2. 数据的边界对齐

设存储字长为32位，数据12345678H 在主存中如何存储？

● 补1. 大端和小端方式

按字编址计算机，数据在主存中的存储方式：



按字编址

设存储字长为32位，数据12345678H 在主存中如何存储？

● 补1. 大端和小端方式

按字节编址计算机，数据在主存中的存储方式一：大端

字地址	32位							
	31							0
0	1	2	3	4	5	6	7	8
4	4		5		6		7	
8	8		9		10		11	
12	12		13		14		15	

大端次序 (big endian)

符合人类书写习惯。

如：网络传输和文件存储。

按字节编址

大端方式：数据高位字节地址表示字地址，如IBM 370

特点：数据的最高字节存储在最小字节地址位置

读数据时，高位字节在前，低位字节在后

设存储字长为32位，数据12345678H 如何存储？

补1. 大端和小端方式

按字节编址计算机，数据在主存中的存储方式一：小端

字地址	31	32位								0
0	1	2	3	4	5	6	7	8		
4	7		6		5			4		
8	11		10		9			8		
12	15		14		13			12		

按字节编址

小端次序（little endian）符合
计算从低位起的规律。

如：计算机内部数据处理

ARM、MIPS处理器同时支持大端
和小端，需要设定

小端方式：数据低位字节地址表示字地址，如RISC-V处理器、
Intel x86。

特点：数据的最低字节存储在最小字节地址位置
读数据时，低位字节在前，高位字节在后

6. 【2016 大端、小端存储】某计算机字长为32位，按字节编址，采用小端方式存放数据，假定有一个double型变量，其机器数表示为1122 3344 5566 7788H存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是()。

A

22H

A

B

33H

C

66H

D

77H

提交



7. 【2018 大端、小端存储】某32位计算机按字节编址，采用小端方式。若语句“int i = 0;”对应指令的机器代码为“C7 45 FC 00 00 00 00”，则语句“int i = -64;”对应指令的机器代码是()。

A

A

C7 45 FC C0 FF FF FF

B

C7 45 FC 0C FF FF FF

C

C7 45 FC FF FF FF C0

D

C7 45 FC FF FF FF 0C

提交





补2. 数据的边界对齐 (P305 7.2.2)

(1) 不对准边界 (从任意位置开始)

字地址为低字节地址

低字节

0	c (地址3)	b (地址1)		a (地址0)
4	7	c (地址4)		
8	11	10	9	8

32位机器字长，VC程序:

char a; //字符型, 1B

short b; //短整型, 2B

int c; //整型, 4B

- 优点: 无空间浪费
- 缺点: 大部分数据可能需访存2次, 花2个存取周期, 读写控制复杂。

例某数据为16位，可按字节编址，则数据长度为 $16/8=2$ ，其地址是2的倍数

补2. 数据的边界对齐（P305 7.2.2）

（2）对准边界：数据存放的起始地址是数据长度（长度根据编址单位计算，又称对齐值）的整数倍。

字地址为低字节地址

低字节

0	b（地址2）		1	a（地址0）
4	c（地址4）			
8	11	10	9	8

32位机器字长，VC程序：

char a; //字符型，1B

short b; //短整型，2B

int c; //整型，4B

- 优点：有利于提升数据访问速度

char型的数据长度是1；

short型的数据长度是2；

int型的数据长度是4。




思考：32位，x86环境下，有以下两组代码：

```
struct A{
    char a;
    short b;
    int c;
}
```

sizeof(A)=?


8



```
struct B{
    char a;
    int c;
    short b;
}
```

sizeof(B)=?

12



C语言的struct类型中，边界对齐需满足两个要求：

- ① 每个成员按其类型的数据长度大小对齐；
- ② struct的长度是成员中数据长度**最大值**的整数倍。

8. 【2012 大端、小端存储和边界对齐】某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下。若record变量的首地址为0xC008，地址0xC008中的内容及record.c的地址分别为()。

D

A

0x00、0xC00D

B

0x00、0xC00E

C

0x11、0xC00D

D

0x11、0xC00E

```
struct{  
    int a;  
    char b;  
    short c;  
}record;  
record.a=273;
```

提交

9. 【2020 大端、小端存储和边界对齐】在按字节编址，采用小端方式的32位计算机中，按边界对齐方式为以下C语言结构型变量a分配存储空间。若a的首地址为2020 FE00H，a的成员变量x2的机器数为1234 0000H，则其中34H所在存储单元的地址是()。 **D**

A

2020 FE03H

B

2020 FE04H

C

2020 FE05H

D

2020 FE06H

```
struct record {  
    short x1;  
    int x2;  
} a;
```

提交



通常存取周期

大于存取时间

存取周期=存取时间+复原时间

4. 主存的技术指标

- 存储容量：基本单位：位；常用单位：字节

存储容量=存储单元个数 × 存储字长

- 存储速度

- 存取时间 存储器的访问时间，即读时间或写时间。

注意：存储器读写时间可能不同，**DRAM读慢写快，闪存读快写慢**？

- 存取周期 连续两次独立的存储器操作所需的最小间隔

存取时间：启动一次存储器操作到完成该操作所需的全部时间

读出时间：存储器收到有效地址开始，到产生有效输出

写入时间：存储器收到有效地址开始，到数据写入被选中单元



4. 主存的技术指标

- 存储器的带宽：单位时间内存储器存取的信息量
单位：位/秒 或 字节/秒

【例】存储周期为500ns，每个存储周期可访问16位，则它的带宽是多少？

$$16\text{b}/500\text{ns}=32\text{Mb/s}$$

- 提高存储器带宽的方法：

- (1) 缩短存取周期
- (2) 增大存储字长
- (3) 增加存储体



4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器


□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施



1. 半导体存储芯片的基本结构



地址线 (单向)

数据线 (双向)

10

4

1K×4位

14

1

16K×1位


13

8

8K×8位



1. 半导体存储芯片的基本结构



片选线 $\overline{CS}$ 或 $\overline{CE}$

读/写控制线 $\overline{WE}$ (低电平写 高电平读)

$\overline{OE}$ (允许读) $\overline{WE}$ (允许写)



10. 某一SRAM芯片，容量为 1024×8 位，且读写控制线各占1根。除电源和接地端外，该芯片的引脚的最小数目为(**A**)。

A

21

B

22

C

23

D

24

提交





存储芯片片选线的作用

用 $16K \times 1$ 位的存储芯片组成 $64K \times 8$ 位的存储器

32片

8片

$16K \times 1$ 位

$16K \times 8$ 位

8片

$16K \times 1$ 位

$16K \times 8$ 位

8片


$16K \times 1$ 位

$16K \times 8$ 位

8片

$16K \times 1$ 位


$16K \times 8$ 位



特点：一根字选择线可直接选中一个存储单元的各位。
结构简单，但只适用于容量不大的存储芯片


2. 半导体存储芯片的译码驱动

(1) 线选法：以 16×1 字节 存储芯片为例




被选单元由X和Y两个方向的地址决定，故称为重合法

● (2) 重合法：以 $1K \times 1$ 位 存储芯片为例






64×1位 存储芯片



单译码(线选)

字线64条



字线16条

双译码 (重合)

64×4位

11. SRAM 2114芯片的容量为 $1K \times 4$ 位，为降低芯片的字线条数，下列（**B**）驱动方式更合适。

☐ A 单译码

☒ B 双译码

提交





4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器

□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施




4.2.3 随机存取存储器 (RAM)


1. 静态 RAM (SRAM)

2. 动态 RAM (DRAM)

3. 动态 RAM 和静态 RAM 的比较



SRAM (CPU缓存)



DRAM 内存条

二者为什么存在性能、容量、价格差异？



1. 静态 RAM (SRAM)



- 静态RAM存储原理：用触发器工作原理存储信息
- 特点：
 - 信息读出后，仍保持原状态，不需要再生；
 - 断电后，原信息丢失。




(2) 静态 RAM 芯片举例

① Intel 2114 外特性

$$1\text{K} \times 4\text{位} = 2^{10} \times 4\text{位}$$



④ Intel 2114 RAM 矩阵 (64 × 64) 重合法译码





1. 静态 RAM (SRAM)

- 特点：存取速度快，但集成度低，功耗大，一般用于组成高速缓冲存储器（cache）。



2. 动态 RAM (DRAM)


- 动态RAM存储原理：电容存储电荷的原理存储信息
- 特点：
 - 所存储信息需要刷新
 - 集成度高，功耗更低。



(1) 动态 RAM 基本单元电路

读原理分析

假设 C_g 原存 1



读出时数据线有电流为“1”

注意：读操作结束时，电容电荷释放完毕，故是破坏性读出，必须再生（数据恢复）。




● (2) 动态 RAM 芯片举例

② 单管动态 RAM 芯片4116 (16K × 1位)

注意：DRAM芯片采用**地址引脚复用技术**，为减少地址引脚数，应尽量使存储阵列行数 r 、列数 c 相同，即 $|r-c|$ 最小。

因此芯片4116地址线只有7根，分两次送地址信息（地址复用）。



12. 【2014 DRAM地址引脚复用】某容量为256MB的存储器由若干4M $\times$ 8位DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是(A)。

A 19

B 22

C 30

D 36

提交





● (4) 动态 RAM 刷新

□ 何为刷新？

刷新的过程实质上就是将原存信息读出，再经由刷新放大器形成原信息并重新写入的过程。

□ 为什么要刷新？

电容上的电荷一般只能维持 $1\sim 2\text{ms}$ ，即使不断电，信息也会自动消失。如果存储单元长期得不到访问，则其原信息将会慢慢消失。刷新的目的是定期补充电荷以避免电荷泄露引起的信息丢失。



● (4) 动态 RAM 刷新

□ 如何刷新？ 定时刷新

- 在刷新周期（常见有2ms、4ms、8ms等），对动态RAM的全部基本单元电路进行一次刷新。
- 逐行进行刷新。
- 刷新地址由刷新地址计数器给出，不是由CPU发出。

□ 刷新的方式？

常用的刷新方式有三种：集中刷新、分散刷新、异步刷新

13. 【2015 DRAM刷新】 下列存储器中，在工作期间需要刷新的是()。

A SRAM

B SDRAM

C ROM

D FLASH

B

提交



14. DRAM的刷新是以(**B**)为单位的。

A 存储单元

B 行

C 列

D 存储字

提交



15. 【2018 DRAM芯片结构优化】假定DRAM芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2K \times 1$ 位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r 、 c 的取值分别是()。 **C**

A

2048、1

B

64、32

C

32、64

D

1、2048

提交





集中刷新

- 集中刷新：在规定的一个刷新周期（2ms）内，对全部存储单元集中一段时间逐行进行刷新，刷新时必须停止读/写操作。




集中刷新

刷新间隔（周期）：2 ms

刷新时间： $128 \times 0.5 \mu\text{s} = 64 \mu\text{s}$

举例：128×128矩阵，存取周期为0.5μs



刷新时间=存储矩阵行数×存取周期

128 0.5 μs = 64 μs 死区



集中刷新 用在实时要求不高的场合

- 优点：读写操作时不受刷新工作的影响，因此系统的存取速度比较高。
- 缺点：在集中刷新期间（死区）不能进行读写，而且存储容量越大，死区就越长。这增加了存储管理的困难，显然对于高速高效的计算机系统工作是不利的。用在实时要求不高的场合。



分散刷新

- 分散刷新：把刷新操作分散到每个存取周期内进行。
在一个存取周期 t_c 内刷新存储矩阵中的一行。


□ 刷新闻隔（周期）：128 μs

● 分散刷新 □ 刷新时间：1ms

□ 举例：128×128矩阵的存储芯片，设该芯片的存取周期为

$t_M = 0.5 \mu\text{s}$ 。

$t_C \neq t_M + t_R$ 无“死区”



思考：刷新闻隔是多少？2ms内刷新了多少次？

128 μs

$2\text{ms} \div 128 \mu\text{s}$



分散刷新 用在**低速系统**中

- 优点：**没有死区。**
- 缺点：**加长了系统的存取周期，降低了整机速度；没有充分利用所允许的最大时间间隔（2ms），刷新过于频繁，从而使刷新时间增加。用在低速系统中。**



异步刷新

- 异步刷新：前两种方式的结合，充分利用了最大刷新间隔时间，把刷新操作平均分配到整个最大刷新间隔时间内进行。故：

相邻两行的刷新间隔=最大刷新间隔时间÷行数

- 举例：对于 128×128 矩阵的存储芯片，设存取周期为 $t_C = 0.5 \mu s$ 。

则每隔 $2ms \div 128 = 15.6 \mu s$ 刷新一行。


异步刷新

□ 刷新闻隔（周期）：2 ms

□ 刷新时间： $128 \times 0.5 \mu\text{s} = 64 \mu\text{s}$

□ 举例：对于 128×128 矩阵的存储芯片，设存取周期为
 $t_C = 0.5 \mu\text{s}$ 。
 “死区”为 $0.5 \mu\text{s}$

则每隔 $2\text{ms} \div 128 = 15.6 \mu\text{s}$ 刷新一次。



每行每隔 2 ms 刷新一次

刷新时间 = $64 \mu\text{s}$



异步刷新 最常用

□ 优点：死区小，刷新占用时间少。

□ 缺点：系统结构变复杂

注意： 如果将刷新安排在指令译码阶段（这个阶段CPU不访问存储器，不会出现“死区”，从根本上提高了整机的工作效率。

16. DRAM采用下列哪种刷新方式时，不存在死时间
()。 **B**

A

集中刷新

B

分散刷新

C

异步刷新

D

都不对

提交



17. 一个 $8K \times 8$ 位的动态RAM芯片，其内部结构排列成 256×256 形式，存取（读/写）周期为 $0.1\mu s$ 。试问：

(1) 采用集中刷新的刷新间隔为 **2** ms，死区时间为 **25.6** μs 。

(2) 分散刷新的刷新间隔为 **51.2** μs 。

(3) 异步刷新的刷新间隔为 **2** ms。



3. SRAM和DRAM的比较

	SRAM	DRAM
存储原理	触发器	电容
存储成本	高（8-16倍）	低
集成度	低	高（4-8倍）
功耗	大	小
送行列地址	同时送	分两次送（地址引脚复用）
芯片引脚	多	少
破坏性读出	非	是
需要刷新	不需要	需要
读写速度	快（8-16倍）	慢
主要用途	高速缓存	主机内存

18. SRAM 和DRAM，通常在计算机中 **DRAM** 用于主存，而 **SRAM** 用于高速缓存



19. 下面有关DRAM和SRAM存储器芯片的描述:

I. DRAM芯片的集成度比SRAM高

II. DRAM芯片的成本比SRAM高

III. DRAM芯片的速度比SRAM快

IV. DRAM芯片工作时需要刷新, SRAM芯片工作时不需要刷新

通常情况下, 错误的是()。B

A

I和II

B

II和III

C

III和IV

D

I和IV

提交



20. 关于SRAM和DRAM, 下列描述正确的是(**D**)。

A

SRAM依靠电容暂存电荷来存储信息, 电容有电荷为1, 无电荷为0

B

DRAM依靠触发器来分别存储0和1

C

SRAM速度较慢, 但集成度高; DRAM速度较快, 但集成度低

D

SRAM速度较快, 但集成度低; DRAM速度较慢, 但集成度高

提交





4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器

□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施



4.2.4 只读存储器（ROM）

1. 掩模 ROM (MROM)
2. PROM (一次性编程)
3. 可擦除可编程ROM (多次性编程)
4. Flash Memory (闪速型存储器) **闪存读快写慢**

ROM最大的特点是其非易失性，其访问速度比RAM稍低，在计算机中用于存储固件、引导加载程序、监控程序及不变或很少改变的数据。现代许多ROM支持在线更新其存储内容（擦除后再写），但其控制复杂且耗时长，更新所需时间比ROM读操作时间长很多，且更新次数有限制。




1. 掩模 ROM (MROM, 不可改写)

- 定义：数据在芯片制造过程中写入，不能更改；
- 优点：可靠性、集成度高，价格便宜；
- 缺点：通用性差，不能改写内容。



2. PROM (可编程只读存储器，一次性编程)

- 定义：用户第一次使用时写入确定内容；
- 优点：用户可根据需要对ROM编程；
- 缺点：只能写入一次，不能更改。



熔丝断 为 “0”

熔丝未断 为 “1”



3.EPROM (可擦除可编程只读存储器, 多次性编程)

- 定义: 可用紫外光照射 (EPROM-Erasable) 多次改写其中内容;
- 优点: 通用性较好, 可反复使用;
- 缺点: 改写速度慢, 次数少。

石英窗口





4.EEPROM（电擦除只读存储器，多次性编程）

- 定义：电擦除（EEPROM或E²PROM-Electrically）多次改写其中内容，即可以整体擦除，也可以局部擦除。
- 优点：通用性较好，可反复使用；
- 缺点：改写速度比EPROM快，次数多（一百万次左右）。



5. Flash Memory (闪速型存储器)

- **定义：**一种高密度、非易失性的读/写半导体存储器，可以在线进行擦除和重写。目前闪存技术主要有NOR Flash（线性闪存，速度快）和NAND Flash（非线性闪存，可擦除次数多）。
- **优点：**价格低，集成度高、改写速度快；
- **用途：**NOR Flash应用于BIOS芯片；NAND Flash应用于存储卡、优盘（USB闪存盘）、固态硬盘等。

闪存读快写慢

U盘为什么只标读速率？

自营 闪迪 (SanDisk) 64GB USB3.2
U盘 CZ550黑色 读速100MB/s 安全



收藏

¥84.9 到手价 ¥89.90

累计评价 500万+

21. 下列说法**正确**的是()。**B**

A

EPROM是可改写的，故而可以作为随机存储器

B

EPROM是可改写的，但不能作为随机存储器

C

EPROM是不可改写的，故而不能作为随机存储器

D

EPROM只能改写一次，故而不能作为随机存储器

提交



22. 【2012 闪存特点】下面关于闪存的叙述中,() 是错误的。

A

A

信息可读可写,并且读、写速度一样快

B

存储元由MOS管组成是一种半导体存储器

C

掉电后信息不易失,是一种非易失性存储器

D

采用随机访问方式,可替代计算机外部存储器

提交





4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器

□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施



4.2.5 存储器与 CPU 的连接

1. 存储容量的扩展

2. 存储器与 CPU 的连接



4.2.5 存储器与 CPU 的连接

■ 为何要进行存储器的扩展？

由于存储芯片的容量有限的，其容量或者每个单元的位数常常与实际应用的要求有差距，需要对各种芯片加以级联，实现所需主存。



1. 存储容量的扩展

(1) 位扩展

(2) 字扩展


(3) 位、字扩展



位扩展 增加存储字长

- 位扩展：只在位数（与数据线有关）方向扩展，而芯片的字数（与地址线有关）和存储器的字数一致。

- 举例：





$$\text{总片数} = \frac{\text{总容量}}{\text{容量/片}} = \frac{1K \times 8\text{位}}{1K \times 4\text{位}} = 2$$



$A_0 \sim A_9$



$1K \times 8$ 位




$D_4 \sim D_7$

$D_0 \sim D_3$

$\overline{CS}$

$\overline{WE}$





● 位扩展

■ 位扩展的方法：

1. 将各存储芯片的地址线、片选线和读写线相应地并联起来；
2. 各芯片的数据线单独列出，拼接成要求的数据宽度。



1. 存储容量的扩展

(1) 位扩展

(2) 字扩展

(3) 位、字扩展




字扩展



增加存储字（存储单元）的数量

- 字扩展：只在**字数**（与地址线有关）方向扩展，而芯片的位数（与数据线有关）和存储器的位数一致。

- 举例：




$$\text{总片数} = \frac{\text{总容量}}{\text{容量/片}} = \frac{2K \times 8\text{位}}{1K \times 8\text{位}} = 2$$





$1\text{K} \times 4\text{位}$ $\longrightarrow$ $4\text{K} \times 4\text{位}$





● 字扩展

■ 字扩展的方法：

1. 将选中芯片的低位地址线、读写线、数据线对应并联起来；
2. 用高位地址线译码，将输出接至各芯片的片选端。



1. 存储容量的扩展

(1) 位扩展

(2) 字扩展


(3) 字、位扩展




字、位扩展

- 位和字扩展：在**字数**和**位数**方向同时扩展（既增加存储器的字的数量又增加字长）。

- 举例：



$$\text{总片数} = \frac{\text{总容量}}{\text{容量/片}} = \frac{2K \times 8\text{位}}{1K \times 4\text{位}} = 4$$





● 字、位扩展

■ 位和字扩展的方法：

1. 先进行位扩展，扩展成“组”，使得“组”的字长达到要求的字长；
2. 再用“组”进行字扩展，按照字扩展的方法将字数增加到目标字数。



字、位扩展

10根地址线


12根地址线

思考：用 **8** 片 $1\text{K} \times 4$ 位 存储芯片组成 $4\text{K} \times 8$ 位的存储器

4根数据线

8根数据线


$$\text{总片数} = \frac{\text{总容量}}{\text{容量/片}} = \frac{4\text{K} \times 8\text{位}}{1\text{K} \times 4\text{位}} = 8$$



0 0 1

还有2条地址线 $A_{11}A_{10}$ ，产生4组片选

2-4译码器



23. 设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器、则该机主存最多需要()片这样的存储芯片。

D

A 256

B 512

C 64

D 128

提交



24. 若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片组成，则构成该内存所用的存储器芯片的容量是()。

A 512×16位

B 256×8位

C 256×16位

D 1024×8位

C

提交



25. 【2009 合理选择芯片】某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM，按字节编址。现要用 $2K \times 8$ 位的ROM芯片和 $4K \times 4$ 位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）。

- ☐ A 1、15
- ☐ B 2、15
- ☐ C 1、30
- ☒ D 2、30

D

提交



26. 【2010 容量扩展后地址范围】 假定用若干个 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址0B1FH所在芯片的最小地址是()。

D

A 0000H

B 0600H

C 0700H

D 0800H

提交



27. 【2016 合理选择芯片】某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是()。

C

- ☐ A 7
- ☐ B 8
- ☒ C 14
- ☐ D 16

提交



28. 【2021 合理选择芯片】某计算机的存储器总线中有24位地址线和32位数据线，按字编址，字长为32位。若00 0000H ~ 3F FFFFH为RAM区，则需要512K×8位的RAM芯片数为()。

C

- ☐ A 8
- ☐ B 16
- ☒ C 32
- ☐ D 64

提交




29. 【2023 地址范围】某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存芯片连接时，要求主存芯片占满所有可能存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比为 3:1，若 RAM 在连续低地址区，ROM 在连续高地址区，则 ROM 的地址范围()。

C

- A 00000000H~0FFFFFFFFFH
- B 10000000H~2FFFFFFFFFH
- C 30000000H~3FFFFFFFFFH**
- D 40000000H~4FFFFFFFFFH

提交





4.2.5 存储器与 CPU 的连接

1. 存储容量的扩展

2. 存储器与 CPU 的连接



2. 存储器与 CPU 的连接

- (1) 地址线的连接
- (2) 数据线的连接
- (3) 读/写命令线的连接
- (4) 片选线的连接
- (5) 合理选择存储芯片

CPU的地址线数往往比存储芯片的地址线数多，通常总是将CPU地址线的低位与存储芯片的地址线相连，CPU地址线的高位或在存储芯片扩充时用，或做其他用途，如片选信号等



2. 存储器与 CPU 的连接

(1) 地址线的连接

(2) 数据线的连接

(3) 读/写命令线的连接

(4) 片选线的连接

(5) 合理选择存储芯片

CPU的数据线与存储芯片的数据线也不一定相等，必须对存储芯片扩位，使其数据位数与CPU的数据线数相等



2. 存储器与 CPU 的连接

(1) 地址线的连接

(2) 数据线的连接

(3) 读/写命令线的连接

(4) 片选线的连接

(5) 合理选择存储芯片

CPU的读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。



2. 存储器与 CPU 的连接

- (1) 地址线的连接
- (2) 数据线的连接
- (3) 读/写命令线的连接
- (4) 片选线的连接
- (5) 合理选择存储芯片

正确工作的关键。片选信号由 CPU 的 **MREQ**（访存控制信号）和未与存储芯片相连的高位地址线共同产生（需要用到一些逻辑电路，如译码器）。



2. 存储器与 CPU 的连接

- (1) 地址线的连接
- (2) 数据线的连接
- (3) 读/写命令线的连接
- (4) 片选线的连接
- (5) 合理选择存储芯片


通常选用**ROM**存放系统程序、标准子程序和各类常数等，**RAM**则是为用户编程而设置的。



例4.1 设CPU有16根地址线，8根数据线，用MREQ作访存控制现有下列芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138等电路

要求：构成地址为6000~67FFH的系统程序区；

地址为6800~6BFFH的用户程序区，选择芯片并画出逻辑连接图。



例4.1 解：

系统程序区：	6000~67FF H	ROM
用户程序区：	6800~6BFF H	RAM

(1) 写出地址范围对应的二进制地址码，并确定总容量

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1片2K×8位 ROM
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	系统程序区 2K×8位
0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	
0	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	用户程序区 1K×8位
0	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	
																2片1K×4位 RAM



(2) 确定芯片的数量及类型

❑ 系统程序区：总容量为 $2K \times 8$ 位，根据其特点，
选择ROM。


所以选择1片 $2K \times 8$ 位的ROM，不需扩展。

❑ 用户程序区：总容量为 $1K \times 8$ 位，根据其特点，
选择RAM。

所以选择2片 $1K \times 4$ 位的RAM，需位扩展。



(3) 分配CPU的地址线



$\therefore$ CPU的 $A_0 \sim A_{10}$ 分别连接ROM的 $A_0 \sim A_{10}$ ，CPU的 $A_{11} \sim A_{15}$ 用于产生片选信号。



(3) 分配CPU的地址线

$A_{15}A_{14}A_{13}A_{12} \quad A_{11}A_{10} \quad A_9A_8 \quad A_7A_6A_5A_4 \quad A_3A_2A_1A_0$

0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0


⋮ 高位地址 低位地址

0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1

2片1K×4位
RAM

用户程序区
1K×8位

∴ CPU的 $A_0 \sim A_9$ 分别连接RAM的 $A_0 \sim A_9$ ，CPU的 $A_{10} \sim A_{15}$ 用于产生片选信号





(4) 确定片选信号


A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM $\overline{Y}_4 = 0$
⋮					低位地址											
0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	
		$C \ B$		A												
0	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	RAM $\overline{Y}_5 = 0$ 且 $A_{10} = 0$
⋮					低位地址											
0	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	

A_{15} 可以连 $\overline{G}_{2A}$ 和 $\overline{G}_{2B}$

A_{14} 可以连 G_1



(4) 确定片选信号





根据74138的工作方式:

- G_1 接高电平，与 A_{14} 相连；
- $\overline{G_{2A}}$ 和 $\overline{G_{2B}}$ 接低电平，可分别与 A_{15} 和 $\overline{MREQ}$ 相连；
- A_{13} A_{12} A_{11} 分别与 CBA 相连；
- $\overline{Y_4}$ 作为ROM的片选信号；
- $\overline{Y_5}$ 和 A_{10} 同时为0时，选中RAM



(4) 确定片选信号







例4.2 CPU有16条地址线，8条数据线。访存控制信号 $\overline{MREQ}$ 为低电平有效。读/写控制信号 $\overline{WR}$ 为高电平时读，低电平时写。有如下芯片：

RAM: $1K \times 4$ 位， $4K \times 8$ 位， $8K \times 8$ 位；

ROM: $2K \times 8$ 位， $4K \times 8$ 位， $8K \times 8$ 位；

设计并画出CPU与存储器的连接图，使满足以下条件：最小8K地址为系统程序区，相邻16K地址为用户程序区，最大4K地址为系统程序工作区。



(1) 写出地址范围对应的二进制地址码，并确定总容量

[illegible]



例4.2 解：

(1) 写出地址范围对应的二进制地址码，并确定总容量

$A_{15}A_{14}A_{13} \mid A_{12}A_{11}A_{10}A_9A_8A_7 \dots A_4 A_3 \dots A_0$

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

高位地址

低位地址

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

高位地址

低位地址

0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

用户程序区

相邻16K


16K×8位

2片8K×8位

RAM



(1) 写出地址范围对应的二进制地址码，并确定总容量





(2) 确定芯片的数量及类型

- 系统程序区：需要的容量为 $8K \times 8$ 位

选择1片 $8K \times 8$ 位的ROM，不需扩展。

- 用户程序区：需要的容量为 $16K \times 8$ 位


选择2片 $8K \times 8$ 位的RAM，需字扩展。

- 系统程序工作区：需要的容量为 $4K \times 8$ 位

选择1片 $4K \times 8$ 位的RAM，不需扩展。



(3) 分配CPU的地址线




CPU的 $A_0 \sim A_{12}$ 接 8K×8位 ROM 的地址线

CPU的 $A_{13} \sim A_{15}$ 空闲，应为片选信号控制线。



(3) 分配CPU的地址线




CPU的 $A_0 \sim A_{12}$ 接2片 8K×8位 RAM 的地址线

CPU的 $A_{13} \sim A_{15}$ 空闲，应为片选信号控制线。



(3) 分配CPU的地址线




CPU的 $A_0 \sim A_{11}$ 接4K×8位 RAM 的地址线

CPU的 $A_{12} \sim A_{15}$ 空闲，应为片选信号控制线。




(3) 分配CPU的地址线





(4) 确定片选信号





根据74138的工作方式，输入：

- G_1 接高电平，与+5V电源相连；
- $\overline{G_{2A}}$ 和 $\overline{G_{2B}}$ 接低电平，可与 $\overline{MREQ}$ 相连；
- A_{15} A_{14} A_{13} 分别与CBA相连；



(4) 确定片选信号







4.2 主存储器

□ 4.2.1 概述

□ 4.2.2 半导体存储器芯片简介

□ 4.2.3 随机存储器

□ 4.2.4 只读存储器

□ 4.2.5 存储器与CPU的连接

□ 4.2.7 提高访存速度的措施



4.2.7 提高访存速度的措施

提高访存速度的措施：

- 采用高速器件（提高存储器的带宽 P_{74} ）

缩短存储器的存取周期；增加存储字长

- 采用层次结构 Cache—主存（4.3）

程序访问的局部性原理

- 调整主存结构



4.2.7 提高访存速度的措施

0. 双端口存储器


1. 单体多字系统

2. 多体并行系统

3. 高性能存储芯片

同一个存储体具有两组独立的端口，每个端口具有独立的MAR、MDR、读写端口和片选端口。

0. 双端口存储器



- 当左右两个端口地址相同时，发生冲突。根据优先级，设置 $\overline{Busy}=0$ 来延迟低优先级的存储器访问。
- 当左右两个端口地址不同时，可以并行处理，各不干扰。



4.2.7 提高访存速度的措施

0. 双端口存储器


1. 单体多字系统

2. 多体并行系统

3. 高性能存储芯片

缺点：遇到转移指令、操作数不能连续存放、只需要单字长操作，效率不高。

1. 单体多字系统 增加存储体的存储字长及MDR位数



优点：增加存储器的带宽，提高访存速度。目前计算机中常见的多通道内存技术就是单体多字技术，常见的有双通道、三通道、四通道技术。

30. 采用单体多字系统提高访存速度办法的前提是, 指令和数据在主存内必须是连续存放的, 一旦遇到转移指令、或者操作数不能连续存放, 这种方法的效果就不明显。

A

A

对

B

错

提交






4.2.7 提高访存速度的措施

1. 单体多字系统
2. 多体并行系统
3. 高性能存储芯片



2. 多体并行系统


- 多个存储模块
- 容量和存储速度相同
- 各存储模块有**独立的MAR、MDR、译码和读写电路**



高位地址表示体号，低位地址表示体内地址。

缺点：由于程序和数据按顺序存放，导致某个存储体访问过于频繁，其余存储器空闲。

● (1) 高位交叉编址（顺序存储）



优点：各存储体可并行工作，体内地址连续，便于存储器的扩充。



● (1) 高位交叉编址（顺序存储）

高位交叉编址的特点： 主要应用于存储器容量的扩展

- 相邻地址在同一存储体中。
- 通过多体并行提高访存速度，有利于存储器容量的扩展。
- 若采用高位交叉编址，则连续读取 n 个字所需时间为 nT （ T 为存取周期）。

31. 高位交叉编址的存储器能够提高访存速度的原因是各个体分别响应不同请求源的请求, 实现多体并行。

A

对

B

错

A

提交



32. 高位交叉编址主要应用于（ ）。

B

A

存储器带宽和访问速度的提高

B

存储器容量的扩展

提交






33. 一个四体存储器，每个模块容量是 $64\text{K} \times 32$ 位，存取周期为 200ns 。若存储器采用高位交叉编址，在一个存取周期中，存储器能向CPU提供[32]位二进制信息。（填写阿拉伯数字）

正常使用填空题需3.0以上版本雨课堂

作答

特点：程序连续存放在相邻的存储体中。


(2) 低位交叉编址(交叉存储) 各存储体轮流编址



高位地址表示体内地址，低位地址表示体号。



(2) 低位交叉编址(交叉存储)




优点：充分挖掘总线的每个瞬间（**分离式通信**），结合流水线技术，有利于增加存储器带宽

设：四体低位交叉存储器，存储体存取周期为 T ，总线传输周期为 τ ，且存储字长 = 总线宽度。

● (2) 低位交叉编址


低位交叉编址的特点：在不改变单体的存取周期 T 的前提下，结合流水线技术**增加存储器的带宽**



为保证能第二次启动某个存储体，该体的上一次存取操作必须已经完成，要求存储体的数量 n 应该满足： $n \geq T/\tau$ 。

● (2) 低位交叉编址

设 n 体低位交叉存储器，存取周期为 T ，总线传输周期为 τ ，为实现流水线方式存取，令 $T = n \tau$ 。



连续读取 4 个字所需的时间为 $T + (4 - 1)\tau$

34. 一个**四体**低位交叉存储器，存取周期为 T ，总线传输周期为 τ ，为实现流水线方式存取，应满足 $T =$ $| \tau$ 。
 为保证第二次启动某个存储模块，该则该模块的上一次存取操作必须已经完成，要求存储器模块的数量应该**大于等于** 。（填写阿拉伯数字）

正常使用填空题需3.0以上版本雨课堂

作答

35. 低位交叉编址主要应用于（ ）。

B

A

存储器容量的扩展

B

存储器带宽和访问速度的提高

提交





例4.6

设有4模块组成的四体存储器结构，每个体的存储字长为32位，存取周期为200ns，设数据总线宽度为32位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。

解：四体存储器连续读取 4 个字的信息量为 $32 \times 4 = 128$ 位

顺序存储存储器连续读4个字的时间是： $200\text{ns} \times 4 = 800\text{ns}$

∴顺序存储存储器的存储器带宽：

$$128\text{位}/800\text{ns} = 1.6 \times 10^8 \text{bps}$$



例4.6

设有4模块组成的四体存储器结构，每个体的存储字长为32位，存取周期为200ns，设数据总线宽度为32位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。

解：四体存储器连续读取 4 个字的信息量为 $32 \times 4 = 128$ 位

交叉存储存储器连续读4个字的时间是：

$$200\text{ns} + 50\text{ns} \times (4-1) = 350\text{ns}$$

∴交叉存储存储器的存储器带宽：

$$128\text{位}/350\text{ns} = 3.7 \times 10^8 \text{bps}$$



● 多体并行存储器总结：

- 高位交叉存储器有利于存储器容量的扩展，提高访存速度的原因是多体并行

设 n 体高位交叉存储器，存取周期为 T ，总线传输周期为 τ ，则连续读取 n 个字所需的时间是： nT

- 低位交叉存储器有利于增加存储器带宽，提高访存速度的原因是结合流水线技术，提高带宽。

设 n 体低位交叉存储器，存取周期为 T ，总线传输周期为 τ ，则连续读取 n 个字所需的时间是： $T + (n - 1)\tau$